## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08202310 A (43) Date of publication of application: 09.08.1996

(51) Int. Cl	G09G 3/3	<del>-</del>	
(21) Application	on number:	07031717	(71) Applicant: DIGITAL:KK
(22) Date of fil	lina:	25 01 1995	(72) Inventor: MAEKAWA TOSHIVIIKI

#### (54) SCREEN DRIVING CIRCUIT


### (57) Abstract:

PURPOSE: To reduce a manufacturing cost by simplifying circuit constitution required for displays and to perform displays having quick response by suppressing data processing amounts to absolute minimums in the case of diving a display screen into two screens of upper and lower screens and of scanning both screen parallelly.

CONSTITUTION: Two counters 20, 21 are provided in this circuit in accordance with upper and lower screens 14a, 14b and also both counters 20, 21 hold addresses while updating addresses of video memories 11 corresponding to scanning positions on screens. The addresses are taken out selectively by a multiplexer 18 and data are read out frown video memories 11 to a data buffer 19 and also the data are transmitted to a

display device 10 at a stage in which one pair of data for both upper and lower screens are completed.

## COPYRIGHT: (C)1996,JPO



#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平8-202310

(43)公開日 平成8年(1996)8月9日

(51) Int.Cl. <sup>6</sup>		識別記号	庁内整理番号	FI	技術表示箇所
G 0 9 G	3/20	W	4237-5H		
		R	4237-5H		
	3/30	J	4237-5H		
	3/36				


		客查請求	未請求 請求項の数3 FD (全 8 頁)
(21)出順番号	特顯平7-31717	(71) 出願人	000134109 株式会社デジタル
(22)出願日	平成7年(1995)1月25日		大阪府大阪市住之江区南港東8丁目2番52号
		(72)発明者	前川 俊行 大阪府大阪市住之江区南港東8-2-52 株式会社デジタル内
		(74)代理人	弁理士 高田 隆行

## (54) 【発明の名称】 画面駆動回路

#### (57)【要約】

【目的】 表示画面26を上下2つに分割し、両画面14 a・14 b を並行して走査をせる場合において、表示に必要とする回路構成の備略化が図られて製造コストの低減化を可能とするとともに、データ処理量を必要最小限に抑制し、レスポンスの高い表示を可能とする。

【構成】 上下両面14 a・14 bに対応して2つのカ ウンタ20・21を備えるとともに、両カウンタは両面 上の走査位置に対応するビデオメモリ11のアドレスを 更新しながら保持する。このアドレスはマルチブレクサ 18で激択的に取り出され、ビデオメモリ11からデー タバッファ19にデータが歳み出されるとともに、上下 両面用の1組のデータが減った段階で、表示デバイス1 0に対してデータを送り出す。



#### 【特許請求の範囲】

【請求項1】 表示すべき画像を格納するビデオメモリ (11) からデータ (16) を取り出し、表示デバイス

(11)からデータ(16)を取り出し、表示デバイス (10)上に複数の画面(14)を同時に表示するため の画面駆動回路であって。

表示デバイス(10)上に同時に表示可能とする両面教 に対応した数だけあって、ビデオメモリ(11)中にお けるアドレス(15)を指定可能とするアドレス指定手 段 (12)と、

アドレス指定手段(12)から出力されるアドレス(15)で特定されるデータ(16)をビデオメモリ(1

から取り出して表示デバイス(10)に送る制御手段(13)とを備え。

上記アドレス指定手段(12)は、表示デバイス(10)における走査位置Aに対応するアドレス(15)を 出力可能とするものであり、

上記制御手段(13)は、各アドレス指定手段(12)から出力されるアドレス(15)を択一的に切り換えながら、ビデオメモリ(11)から表示データ(16)を 変次に読み出して表示デバイス(10)に送ることを特数とする画面原動回路。

【請求項2】 上記ビデオメモリ(11)は、表示可能 とする各画面(14)毎に区分されており、

上記アドレス指定手段(12)は、ビデオメモリ(11)上の各区分に対応したアドレス(15)が個別に出力されるものであり。

上記制御手段 (13) は、表示の優先順位が高い画面に 対応するアドレスをビデオメモリ (11) に送ることを 特徴とする情求項1記載の画面駆動回路。

行似とうの前水県1に成の回向部別回泊。 【請求項名】 表示デバイス (10) の表示園面を上下 に分割して2つの画面 (14a) (14b) を構成する とともに、両画面 (14a) (14b) を連行的に走査 して画像表示を可能とする画面駆動回路であって、 ビデオメモリ (11) 上における異なった2ヶ所のアド レス (15) を同時に指定可能とするアドレス指定部

(17) と、

ァ (19) とを備え、 上記アドレス指定部 (17) は上および下画面 (14 a) (14b) に対応して第1および第2カウンタ (2 0) (21) を備え、ビデオメモリ (11) からデータ

(16)を1つ読み出す毎に、その値を表示デバイス(10)上における走査位置Aに対応するアドレス (15)に更新可能とし、

上記データバッファ (19) は、第1および第2カウン タ (20) (21) が個別に指定するアドレスのデータ を1組として読み出すまで保持することを特徴とする画 面敵動回路。

## 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】この発明はLCDやELをはじめ とする各種の表示デバイスにおける阿面の駆動回路であ って、特に表示阿面を複数に分割し、その分割した阿面 を並行的に表示駆動させるものに関する。

#### [0002]

【従来の技術】従来から、1台の表示デバイスにおける 表示両面上に複数の両面を同時に表示させる要束は嫌 い。例えば、LCDやELの様な表示デバイスでは、図 5 (b) の様に表示両面26を上下に2分割し、上下の 両面14 a・14 bを並行して駆動することによって走 査スピードを半分に落とし、画面のコントラストや明る きを増加させることが一般に行われている。

【0003】この様な2画画駅動にあっては、従来は図 5(a)のような走査を行う1画面駅動回路との整合性 をとりながら上記した2画面駅動を行なわせるため、1 フレーム分の面像データを記憶する画像メモリをパソコン側のビデオメモリとは別に備え、その画像メモリに対するデータの更新をしながら、顕像メモリ中の必要なデータを順次誌み出して、2画面駅動用の画像データとして利用するものが一般的である。

【0004】一方、同面一杯に表示したベース両面14 c上に、図7 (a) の様にそれより小さい複数のサブ画 面14 dを重畳して表示させることも行われる。かかる 表示時にあっては、表示用のピデオフレームを1つ持 ち、各サブ画面14 d 似に備えたフレームから必要な表 示デッタを前記した表示用のピデオフレームに転送して、 イス10に送って画像表示することが行われている。

#### [0005]

【発明が解決しようとする課題】 しかしながら、上記した 2 画面駆動の方法にあっては、従来からあるビデオメモリとは別に両機・モリを備える必要があるとともに、信号の変換を必要とするために回路構成が複雑になり、装置全体としてのコストアップにつながる。

【0006】一方、上記した両面を重畳する方法にあっては、表示用ビデオフレームに対するデータの転送を必要とするため、重畳すべき両面数が増加するとデータ処理量が増加してデータ更新が遅れ、表示内容の変更に的確に対応した表示が行えない不整合があった。

【0007】本発明は上記した複数画面の同時駆動に伴 う不都合を一等に解消するものであって、同時に駆動す べき画面数に対応した偶数のアドレス指定用レジスタを 備え、そのレジスタから出力されるアドレスを択一的に 切り換え、ビデオメモリから取り出したデータを直接的 に表示デバイスに送って表示させることにより、表示 必要とする回路構成あるいはデータ処理量を必要表小限 に抑制可能とする画面駆動回路を提供することを目的と する。

#### [00008]

【課題を解決するための手段】本発明にかかる画面影動回路 2 2 は、図 1 にその全体的な構成を概略的に示す如く、表示すべき画像を格納するビデオメモリ 1 1 からデータ 1 6 を取り出し、表示デバイス 1 0 上に複数の両面 1 4 を同時に表示するためのものである。ここで、表示がバイス 1 0 上に何数の両面 しな数だけあって、ビデオメモリ 1 1 中におけるアドレス 1 5 を指定可能とするアドレス指定手段 1 2 と、アドレス指定手段 1 2 から出力されるアドレス 1 5 を特定されるデータ 1 6 をビデオメモリ 1 1 から取り出して表示デバイス 1 0 に送る制御手段 1 3 とを備えている。

【0009】更に上記アドレス指定手段12は、表示デバイス10におけるを差位置Aに対応するアドレス15 を出力可能とするものであり、上記制御手段13は、各 アドレス指定手段12から出力されるアドレス15を収 一的に切り換えながら、ビデオメモリ11から表示デー タ16を選次に誘み出して表示デバイス10に送ること を特徴とする。

【0010】なお、上記ビデオメモリ11を表示可能と する各両面14時に区分し、上記アドレス指定手取1 を、ビデオメモリ11上の各区分に対応したアドレス1 5が個別に出力されるものとするとともに、上記制御手 段13が、表示の優先順位が高い両面14に対応するア ドレス15をビデオメモリ11に送る様に構成すること ができる。

【0011】本発明にかかる画面影動回路22が、図3の如く、表示デバイス10の表示画面26を上下に分割して2つの画面14a・14bを構成するともに、両画面14a・14bを805(b)の様に並行的に走去して画像表示を可能とするものである場合、ビデオメモリ1上における異なった2少所のアドレス15a・15bを同時に指定可能とするアドレス指定部17と、該アドレス指定部17から出力されるアドレス15を択一めから取り出されるアドレス15で指定されるデータ16を逐次にビデオメモリ1から読み出して一時的に保持するデモデタメフィフィラとを確大。

[0012] 更に上記アドレス指定部17は上および下 画面14a・14bに対応して第13kび第2カウンタ 20・21を備え、ビデオメモリ11からデータ16を 1つ競み出す毎に、その値を表示デバイス10上における る走金位置んに対応するアドレス15に更新可能とし、 上記データルファフォ9は、第13k3び第2カウンタ2 0・21が指定するアドレス15a・15bのデータ1 6a・16bを1組として読み出すまで保持することが 好ましい。

[0013]

【作用】表示デバイス10は、その表示画面26上の水 平および垂直方向に周期的に走査して、所定の画像表示 を行う。ここで、表示画面26上に複数の画面14を重 畳させて表示する場合、重要させるべき画面線と一致し た数のアドレス指定手段25公画面14次前会せて 指定される。更に各アドレス指定手段12では、表示両 面26上の現在の走査位置んに対応した各両面14年の アドレス16X税持されている。

【0014】こで制御手殺13では、複数の両面14 を重量させる場合における表示の優先順位が予め設定さ れており、複数のアドレス16中から優先順位が最も高 いアドレスを択一的に取り出してビデオメモリ11に送 り、対応するデータ16を認み出して表示デバイス10 に送ることにより、ビデオメモリ11の現在内容の変化 に即応した表示がなされるのである。

#### [0015]

【発明の効果】本発明は上記の如く、同時に表示すべき 画面数に対応した数のアドレス指定手段12を僧え、画 面14上の走査位置への変化に対応させてアドレス15 を更新させるとともに、ビデオメモリ11に送るアドレ ス15を択一的に選択する様に構成したので、複数画面 14の表示が表示専用のビデオメモリを使用した全体的 な画面の再構成を必要とすることなく直接的に行え、表示に必要とする回路構成の衝略化が図られて製造コスト の低減化が可能となるとともに、データ処理最を必要最小限に刺削でき、レスポンスの高い表示が行える。 (0016)

【実施例】図2〜図6は、本発明にかかる両面駆動回路 を2両面の駆動回路に実施した一例を示すものであっ て、図2にその概略的な構成を示す如く、アドレスある いはデータなどの各種パスライン23を介して、CPU 24、別用のメモリ25あるいはビデオメモリ11等の 各種デバイスと接続される一方、その出力信号を表示デ パイス10に入力している。

【0017】ビデオメモリ11社図4に例示する如く、 表示デバイス10における表示画面26上の表下ット毎 の画像データを少なくとも1フレーム分、表示画面26 上の表示座標に対応させて格納可能としたものであっ て、該ビデオメモリ11上のアドレスを指定して読出信 号あるいは書込信号を印加することにより、任意の番地 のデータにアクセスできる様にしている。

【0018】表示デバイス10は、本実施例にあって比 LCDあるい柱ELの様な単階調のものが使用され、更 に図ちに例示する如く、その表示画面26の射像度を縦 480ドット、横640ドットで、各ドットを1ビット で表現した場合を例示している。従って図4に示すビデ オメモリ11には少なくとも480×640ビット分の メモリ容量を備え、データバスのバス幅(本実施例では 4ビット)に対応したビット数のデータが一度に読み書 きされる。 【0019】更に表示デバイス10の表示画面は、図5 (b) に示す如く、240行目と241行目と0間で上 画面14aと下画面14bとに2つに分割され、両画面 14a・14bが同時に並行して走査される線に構成さ れている。すなわち、上記した上画面14aにおける座標 標(1・1)~(1・4)の走壺中は、下画面14bに おける対応する座標(241・1)~(241・4)が 走書される。

【0020】画面駆動回路22は、図3にその具体的な 構成を示す様に、制御信号の発生第28と、ビデオメモ リ11上のアドレスを発生するアドレス指定部17と、 アドレス指定部17から出力されるアドレスを択一的に 取り出してビデオメモリ11の送るマルチブレクサ18 と、ビデオメモリ11から取り出したデータを一時記憶 するデータイパファ19とから構成される。

【0021】制御信号発生部28はトリガタイプのフリ ップフロップであって、図6に示す様に、パルス状のタ イミング信号29が1つ入力される毎にその出力レベル が反転し、矩形波状の制御信号30を作成する。

 $[0\,0\,2\,2]$  アドレス構定部  $[1\,7$ は、第  $[1\,3\,k]$ び第  $[2\,0$  カウンタ  $[2\,0\,2\,0\,c]$  も  $[2\,0\,k]$  を  $[2\,0\,c]$  を  $[2\,0$ 

【0023】マルチプレクサ18は、S端子に入力される制御信号30のレベル変化に対応して、入力側から取り込まれた2種類のデークを択一的に取り出し可能とするものである。本実施例にあっては、入力側を第18は、デ第2カウンタ20・21の出力側と接続し、出力側端をビデオメモリ11の下ドンメス36に接続することにより、第1または第2カウンタ20・21で指定するアドレス15a・15を択一的にアドレスバス36へ取り出せる様としている。

【0024】データバッファ19は、3つのDタイプの レジスタ31・32・33から構成され、第1および第 2レジスタ31・32を直頭化接続する一方、第1およ び第3レジスタ31・33をデータバス37に対して並 列に接続している。更に、第1レジスタ31をタイミン 付信号29で駆動する一方、第2および第3レジスタ3 2・33を制御信号30で駆動する様に構成している。 【0025】以下図6に示す説明図に基づき、図3の回 節動作について更に詳細に説明する。図6(a)の様 に、2つの乗銭同別信号34の間に複数の水平同期信号 35を備え、各乗直同別信号34間に、上画前14aに 対しては1~240ラインのデータ16aを、下画面1 4bに対しては241~480ラインの表データ16 bを水平同期信号35で同期を取りながら並行して送る ことにより、上両面14aと下画面14bを同時に走査 する。

【0026】図6(b) は、第1および第241ライン 目を走査中におけるビデオメモリ11からのデータ16 の読み出しタイミングを例示するが、他のラインについ てはこれと略同様なので省略している。

【0027】ここで時刻t1において、第1カウンタ2 0 1 注壁様(1・1)を、第2カウンタ2 1 1 注壁様(24 1・1)に放在するアドレスを保持しており、更に制御 信号30は「L」レベルなので、マルチプレクサ18は 第1カウンタ20のアドレス15 a をビデオメモリ11 に指定している

【0028】この時、タイミング信号29が入力される のと連動して、第1レジスタ31には座標(1・1)~ (1・4)のデータ16aが読み込まれる。更にこのタ イミング信号29の入力に伴って、時刻 t 2には制御信 号30は「H」レベルに変化する。すると、マルチプレ クサ18の出力は第2カウンタ21側に切り替わって座 標(241・1)に対応するアドレス15bがビデオメ モリ11に送られるのと同時に、第2および第3レジス タ32・33が同時にデータ16を読み込む。この時、 第2レジスタ32は第1レジスタ31の保持値である座 標(1・1)~(1・4)のデータ16aであるのに対 し、第3レジスタ33はビデオメモリ11のデータバス 37につながれているために座標(241・1)~(2 41・4) に対応するデータ16 b が取り込まれ、上画 面用および下面面用のデータ16a・16bが1組とし て表示デバイス10に対して同時に送られる。

【0029】更に制御信号30の立ち下がり時期131に おいて第1および第2カウンタ20・21の情は各々更 新され、次の該出位置にセットされたアドレス15によ り、時刻t4から上記した動作を繰り返すことにより、 次の1ライン分のデータ16が表示デバイス10に対し て送られるのである。

【0030】なお上記した実施例においては、簡単のために両像を2値表示する例を示したが、複要段階あるい はカラー表示する場合においても略同様に実施できることは勿論である。また表示デバイス10として2種類の データ16s・16bを同時に送る必要があるものを使 用したためにデータメッファ19を設けたが、データバ 6を逐次的に送ることが可能な場合は、データバッファ 19を取り除くことができる。その他、複製のアドレス 15を表一例に指揮することができるものでかけば、カ ウンタに代えてアドレス指定手段12は適宜変更して実 施出来ることは勿論である。

【0031】図7は本発明を、複数画面14の重要表示を可能とする画面影動画路に実施した一例を示すものであって、画面64体に表示されるベース画面14c上の飛標位置(X1・Y1)を在上隅として、機幅がX2、縦幅がY2の大きさのサブ両面14dを重要示させる。このとき、ベース画面14c用のビデオメモリ11とは別に、図7(b)の様にサブ画面14d用のビデオメモリ111dを備え、そのビデオメモリ11dを備え、そのビデオメモリ11dとに表示すべき画像データ16を書き込む様に構成している。

【0032】更に、ベース画面14c川のビデオメモリ11における走査位置を指示するアドレス指定手段12に加え、サブ画面14d川のビデオメモリ11dにおける対応する走差位置を指示するアドレス指定手段12を設けている。本実施例にあっては、図7(b)において一点頻線で示す表示範囲の左上隔のアドレスを加1とっと表示画面26上の原婚位置A(X1-Y1)を走密時にアドレスM1が指示され、更に應榜位置A(X1+Y1)を走密時にアドレスM1が指示され、更に應榜位置A(X1+X1)でよれている場合では、大き変に関係の変化に運動させてアドレスが指定手段12の傾を変化させる。

[0033] ここで、2つのアドレス福建手段12からの出力を択一的に切り換える制御手段13の出力を、サブ間面144のピデオメモリ11d 上における要素範囲に入ったか否かにより切り換えることにより、各ビデオメモリ11dから両機データ16が表示デバイス10に対して直接的に送られるのである。

【0034】なお、サブ両面144が複数ある場合は、 各サブ画面毎に備えたビデオメモリに対して10寸つア ドレス構定用手吸12を備えるとともに、各サブ両面の 表示上の優先度を予め設定しておき、同時に2つ以上の サブ両面の表示範囲に入った場合には、優先度の高いサ ブ両面のアドレス指定手段12が制御手段13により選 択される。

【図面の簡単な説明】

【図1】本発明の基本的な構成を示す概略図である。

【図2】本発明を2両面の駆動回路に実施した一例を示す概略図である。

【図3】画面駆動回路の具体的な構成を示すプロック図 である。 【図4】ビデオメモリのアドレスと表示画面の座標位置 の関係を示す説明図である。


【図5】表示画面の走査手順を示す説明図であって、 (a) は1画面用の走査手順を、(b) は2画面用の走


【図6】画面駆動回路における各種信号の関係を示すタ イミング図であって、(a) は1フレーム分の信号の関 係、(b) は1 走査ライン分の各種信号の関係を各々示 す。

【図 7】 本発明をウインドウ表示画面に実施した一例を 示す説明図であって、(a) は表示画面上における各画 面の位置関係を、(b) はサブ画面用のビデオメモリと 表示位置の関係を各々示す。


- 【符号の説明】
- 10 表示デバイス
- 11 ビデオメモリ
- 12 アドレス指定手段
- 13 制御手段
- 14 画面 15 アドレス
- 15 7 FV
- 16 データ
- 17 アドレス指定部
- 18 マルチプレクサ
- 19 データバッファ 20 第1カウンタ
- 21 第2カウンタ
- 21 9027777
- 22 画面駆動回路 23 バスライン
- 24 CPU
- 25 メモリ
- 26 表示画面
- 28 制御信号発生部
- 29 タイミング信号
- 30 制御信号
- 31 第1レジスタ 32 第2レジスタ
- 33 第3レジスタ
- 3.4 垂直同期信号
- 35 水平同期信号
- 36 アドレスバス
- 37 データバス


[図1] [図2]






[図5]





【図4】



[図6]

